¸ÞÀÎ

¼Ö·ç¼ÇÀÎÄÚÆÛ·¹ÀÌÆ¼µå

ä¿ë°ø°í (1/30)
¼Ö·ç¼ÇÀÎÄÚÆÛ·¹ÀÌÆ¼µåÇìµåÇåÆÃ
µð½ºÇ÷¹ÀÌ Test Àåºñ Á¦Á¶(±èõ) FPGA FW engineer(¼±ÀÓ~¼ö¼®)
Á¤±ÔÁ÷
°æ·Â 5~20³â
ÃÊ´ëÁ¹

ä¿ë±â¾÷¸í
¼Ö·ç¼ÇÀÎÄÚÆÛ·¹ÀÌÆ¼µå
ä¿ë±â¾÷Á¤º¸
ÀϹݱâ¾÷, Áß¼Ò±â¾÷, Àü±â¡¤ÀüÀÚ¡¤¹ÝµµÃ¼
ÀϹݱâ¾÷, Áß¼Ò±â¾÷, Àü±â¡¤ÀüÀÚ¡¤¹ÝµµÃ¼
¸¶°¨ÀÏ
D-1
~06/14(ÀÏ)
´ã´ç¾÷¹«
- µð½ºÇ÷¹ÀÌ ÆÐ³Î Å×½ºÆ® Àåºñ ¹× FPGA º¸µå °³¹ß (´ç»ç´Â LGD Çù·Â ¾÷üÀÓ)- µð½ºÇ÷¹ÀÌ ÆÐ³Î Å×½ºÆ®¸¦ À§ÇÑ ÆÐÅÏ Á¦³Ê·¹ÀÌÅÍÀÇ FPGA RTL ¹× Æß¿þ¾î °³¹ß- FPGA RTL ÄÚµù ¼³°è (Verilog/VHDL)
- µð½ºÇ÷¹ÀÌ ÆÐ³Î Å×½ºÆ® Àåºñ ¹× FPGA º¸µå °³¹ß (´ç»ç´Â LGD Çù·Â ¾÷üÀÓ)- µð½ºÇ÷¹ÀÌ ÆÐ³Î Å×½ºÆ®¸¦ À§ÇÑ ÆÐÅÏ Á¦³Ê·¹ÀÌÅÍÀÇ FPGA RTL ¹× Æß¿þ¾î °³¹ß- FPGA RTL ÄÚµù ¼³°è (Verilog/VHDL)
±Þ¿©
ȸ»ç³»±Ô
Áö¿ª
°æºÏ > ±èõ½Ã
¸ðÁýÀοø
0 ¸í
ÃÖÀúÀӱݰè»ê¿¡ ´ëÇÑ ¾Ë¸² ÇÏ´Ü¿¡ ¸í½ÃµÈ ±Þ¿©, ±Ù¹« ³»¿ë µîÀÌ ÃÖÀúÀӱݿ¡ ¹Ì´ÞÇÏ´Â °æ¿ì À§ ³»¿ëÀÌ ¿ì¼±ÇÕ´Ï´Ù.


»ó¼¼³»¿ëÀ» È®´ëÇØ¼­ º¼ ¼ö ÀÖ¾î¿ä



±Ù¹«È¯°æ

  • ±Ù¹«Áö¿ª
    °æºÏ > ±èõ½Ã
    ±Ù¹«ºÎ¼­
    ¿¬±¸¼Ò
    ¸ðÁýÁ÷±Þ/Á÷Ã¥
    ÁÖÀÓ¿¬±¸¿ø, ¼±ÀÓ¿¬±¸¿ø, Ã¥ÀÓ¿¬±¸¿ø

Á¢¼ö±â°£ ¹× ¹æ¹ý

  • ³²Àº ±â°£ :
    ½ÃÀÛ
    2026.04.15 (¼ö) 00:00
    ¸¶°¨
    2026.06.14 (ÀÏ) 23:59 ¸¶°¨ÀÏÀº ±â¾÷ÀÇ »çÁ¤À¸·Î ÀÎÇØ Á¶±â¸¶°¨ ¶Ç´Â º¯°æµÉ ¼ö ÀÖ½À´Ï´Ù.
  • Á¢¼ö¹æ¹ý
    Á¢¼ö¾ç½Ä
    ÀÎÅ©·çÆ® À̷¼­
    ¸ðÁýºÎ¹®
    µð½ºÇ÷¹ÀÌ FPGA FW engineer
    Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­


±â¾÷Á¤º¸

  • ¼³¸³ÀÏ
    1998³â 05¿ù 06ÀÏ
  • ±â¾÷±Ô¸ð
    Áß¼Ò±â¾÷ (»ç¿ø¼ö 20¸í)
  • ¾÷Á¾
    ¿ë¿ª¡¤Àη¾˼±
  • º¹¸®ÈÄ»ý
    ÁÖ5Àϱٹ«, ¿¬Â÷, ±¹¹Î¿¬±Ý, ÀǷẸÇè, »êÀ纸Çè, °í¿ëº¸Çè, Àڱⰳ¹ßÁö¿ø, µµ¼­±¸ÀÔºñÁö¿ø, ÅðÁ÷±Ý, °æÁ¶»ç Áö¿ø, ±¸³»½Ä´ç, ±â¼÷»ç, ¾ÆÄ§½Ä»çÁ¦°ø, Àú³á½Ä»çÁ¦°ø, °Ç°­°ËÁø
  • ÁÖ¼Ò
    (06162) ¼­¿ïƯº°½Ã °­³²±¸ Å×Çì¶õ·Î 409 µ¿½Åºôµù 15Ãþ
  • ȨÆäÀÌÁö

±â¾÷Á¤º¸ ¾÷µ¥ÀÌÆ® ¿äû

  • ±â¾÷Á¤º¸ ¾÷µ¥ÀÌÆ®¸¦ ¿äûÇÏ½Ã¸é ±â¾÷¿¡ ¾Ë¶÷ ¸ÞÀÏÀÌ ¹ß¼ÛµÇ¸ç,
    ±â¾÷Á¤º¸°¡ ¾÷µ¥ÀÌÆ® µÇ¸é ³» ¼Ò½ÄÀ» ÅëÇØ º¯°æµÈ ±â¾÷Á¤º¸¸¦ È®ÀÎÇÏ½Ç ¼ö ÀÖ½À´Ï´Ù.




Ãßõ ä¿ëÁ¤º¸



»ó¼¼³»¿ëÀ» È®´ëÇØ¼­ º¼ ¼ö ÀÖ¾î¿ä



±Ù¹«È¯°æ

  • ±Ù¹«Áö¿ª
    °æºÏ > ±èõ½Ã
    ±Ù¹«ºÎ¼­
    ¿¬±¸¼Ò
    ¸ðÁýÁ÷±Þ/Á÷Ã¥
    ÁÖÀÓ¿¬±¸¿ø, ¼±ÀÓ¿¬±¸¿ø, Ã¥ÀÓ¿¬±¸¿ø

Á¢¼ö±â°£ ¹× ¹æ¹ý

  • ³²Àº ±â°£ :
    ½ÃÀÛ
    2026.04.15 (¼ö) 00:00
    ¸¶°¨
    2026.06.14 (ÀÏ) 23:59 ¸¶°¨ÀÏÀº ±â¾÷ÀÇ »çÁ¤À¸·Î ÀÎÇØ Á¶±â¸¶°¨ ¶Ç´Â º¯°æµÉ ¼ö ÀÖ½À´Ï´Ù.
  • Á¢¼ö¹æ¹ý
    Á¢¼ö¾ç½Ä
    ÀÎÅ©·çÆ® À̷¼­
    ¸ðÁýºÎ¹®
    µð½ºÇ÷¹ÀÌ FPGA FW engineer
    Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­


±â¾÷Á¤º¸

  • ¼³¸³ÀÏ
    1998³â 05¿ù 06ÀÏ
  • ±â¾÷±Ô¸ð
    Áß¼Ò±â¾÷ (»ç¿ø¼ö 20¸í)
  • ¾÷Á¾
    ¿ë¿ª¡¤Àη¾˼±
  • º¹¸®ÈÄ»ý
    ÁÖ5Àϱٹ«, ¿¬Â÷, ±¹¹Î¿¬±Ý, ÀǷẸÇè, »êÀ纸Çè, °í¿ëº¸Çè, Àڱⰳ¹ßÁö¿ø, µµ¼­±¸ÀÔºñÁö¿ø, ÅðÁ÷±Ý, °æÁ¶»ç Áö¿ø, ±¸³»½Ä´ç, ±â¼÷»ç, ¾ÆÄ§½Ä»çÁ¦°ø, Àú³á½Ä»çÁ¦°ø, °Ç°­°ËÁø
  • ÁÖ¼Ò
    (06162) ¼­¿ïƯº°½Ã °­³²±¸ Å×Çì¶õ·Î 409 µ¿½Åºôµù 15Ãþ
  • ȨÆäÀÌÁö

±â¾÷Á¤º¸ ¾÷µ¥ÀÌÆ® ¿äû

  • ±â¾÷Á¤º¸ ¾÷µ¥ÀÌÆ®¸¦ ¿äûÇÏ½Ã¸é ±â¾÷¿¡ ¾Ë¶÷ ¸ÞÀÏÀÌ ¹ß¼ÛµÇ¸ç,
    ±â¾÷Á¤º¸°¡ ¾÷µ¥ÀÌÆ® µÇ¸é ³» ¼Ò½ÄÀ» ÅëÇØ º¯°æµÈ ±â¾÷Á¤º¸¸¦ È®ÀÎÇÏ½Ç ¼ö ÀÖ½À´Ï´Ù.




Ãßõ ä¿ëÁ¤º¸

¿©±âºÎÅÍ´Â
Ãßõ°ø°íÀÔ´Ï´Ù
¸ÞÀÎÀ¸·Î

Áö¿øÀÚ´Ô, Àá½Ã¸¸¿ä!